| □ R05年04月期 A-08 Code:[HD0609] : RSフリップフロップの回路と順序回路としての動作 |
 検索サイトから来た方は… 無線工学の基礎 トップへ 以下をクリックすると、元のページが行き先に飛び、このウインドウは閉じます |
| ■ 無線工学を学ぶ |
|
(1) 無線工学の基礎 |
|
年度別出題一覧 |
| H11年 4月期,8月期,12月期 |
| H12年 4月期,8月期,12月期 |
| H13年 4月期,8月期,12月期 |
| H14年 4月期,8月期,12月期 |
| H15年 4月期,8月期,12月期 |
| H16年 4月期,8月期,12月期 |
| H17年 4月期,8月期,12月期 |
| H18年 4月期,8月期,12月期 |
| H19年 4月期,8月期,12月期 |
| H20年 4月期,8月期,12月期 |
| H21年 4月期,8月期,12月期 |
| H22年 4月期,8月期,12月期 |
| H23年 4月期,8月期,12月期 |
| H24年 4月期,8月期,12月期 |
| H25年 4月期,8月期,12月期 |
| H26年 4月期,8月期,12月期 |
| H27年 4月期,8月期,12月期 |
| H28年 4月期,8月期,12月期 |
| H29年 4月期,8月期,12月期 |
| H30年 4月期,8月期,12月期 |
| R01年 4月期,8月期,12月期 |
| R02年 4月期,9月期,12月期 |
| R03年 4月期,9月期,12月期 |
| R04年 4月期,8月期,12月期 |
| R05年 4月期,8月期,12月期 |
| R06年 4月期,8月期,12月期 |
|
分野別出題一覧 |
| A 電気物理, B 電気回路 |
| C 能動素子, D 電子回路 |
| E 送信機, F 受信機 |
| G 電源, H アンテナ&給電線 |
| I 電波伝搬, J 計測 |
| ■ サイトポリシー |
| ■ サイトマップ[1ama] |
| ■ リンクと資料 |
■ メールは下記まで |
|
| 2025年 |
| 03/31 R06/12月期問題頁掲載 |
| 03/31 R06/08月期問題頁掲載 |
| 03/31 R06/04月期問題頁掲載 |
| 03/31 R05/12月期問題頁掲載 |
| 03/31 R05/08月期問題頁掲載 |
| 03/31 R05/04月期問題頁掲載 |
|
|
| |||||||||||
| |||||||||||
私の記憶のある限りでは、これまで論理回路の出題で、この問題のような「順序回路（定義は下記に）」は出題されたことがありません。ただ、これも論理回路の動作が理解できていれば、解けない問題ではありません。［１］順序回路とは（正確な定義ではないかもしれませんが）論理回路のうち、入力が変化する時、出力がそれ以前の状態に依存するものを順序回路と言います。具体的には、以下の解説の中で触れますが、複雑な処理をする論理回路は、殆ど全てこの論理回路で成り立っている、と言ってもいいくらいです。論理回路のうち、入力が変化した時の出力が、変化以前の状態に依らないものを組合せ回路と呼びます。 ［２］順序回路の実例(1) RSフリップフロップFig.HD0609_aの左にある回路を、RSフリップフロップ（以下、RS-FF）と呼びます。これまで出題されてきた論理回路の多くと決定的に違うのは、出力の一部が入力に入っている点です。 このような回路は、単純に真理値表だけでは考えにくいので、タイミングチャートでその動作を考えた方がいいです。 なお、以降の回路の論理は正論理で記述します。 | |
 Fig.HD0609_a RSフリップフロップの動作 |
|
|
入力ＲとＳには条件があるのですが、その条件はまず横に置いて、この回路の動作をFig.HD0609_aの遷移１〜４の順に見て行きます。簡単に復習ですが、回路Ａ、Ｂは何れも2入力NOR回路ですから、2つの入力が共に0の時にのみ1が出ますが、それ以外の入力の組合せ（どちらかが1）では0が出ます。 【遷移１】 初期の定常状態は、入力が(R,S)＝(0,1)で出力が(X,Y)＝(1,0)とします。この状態から、Ｒはそのまま、Ｓだけを0に落としたとします。すると、Ｓが0に落ちたことを受けてもＢの入力は(0,1)ですから、出力Ｙは0のまま変わりません。Ａの方も、Ｒは0のまま、Ｙも0のままですから出力Ｘも1のままです。 【遷移２】 次に、Ｓはそのまま、Ｒだけを1に上げます。すると、Ｒが1に上がったことでＡの入力は(0,0)→(1,0)になりますから、出力Ｘは1→0に落ちます。これを受けてＢの方は、入力が(1,0)→(0,0)になるので、Ｙは1に上がります。 【遷移３】 次に、Sはそのまま、Ｒだけを0に落としたとします。すると、Ｒが0に落ちたことを受けてもＹは1のままでＡの入力は(0,1)で変わりませんから、出力Ｘはのまま変わりません。Ｂの方も、Ｓは0のまま、Ｙも1のままですから出力Ｙも1のままです。 【遷移４】 最後に、Ｒはそのまま、Ｓだけを1に上げます。すると、Ｓが1に上がったことでＢの入力は(0,0)→(1,0)になりますから、出力Ｙは1→0に落ちます。これを受けてＢの方は、入力が(0,1)→(0,0)になるので、Ｘは1に上がります。 代表的な回路の動作は以上ですが、この他にも、 【遷移５】 出力(X,Y)＝(0,1)の状態から、入力(R,S)を(0,0)→(1,0)に遷移させる →出力に変化なし。(0,1)のまま 【遷移６】 出力(X,Y)＝(1,0)の状態から、入力(R,S)を(0,0)→(0,1)に遷移させる →出力に変化なし。(1,0)のまま となることが、タイミングチャートを描いてみると分かります。ここで、この回路の動作をまとめると、 ・入力ＲやＳの「立下り」では出力は変動しない ・出力が変化するのは、遷移２と遷移４の条件のみ ・それ以外はＲやＳが立ち上がっても出力は変化しない ということになります。見方を変えると、この回路は、変化以前の出力の状態に関わらず、 ・入力Ｓを0→1にすることで、Ｘ＝1 Ｙ＝0に「セット」する ・入力Ｒを0→1にすることで、Ｘ＝0 Ｙ＝1に「リセット」する という動作をします。これが、RS（リセット−セット）-FFの語源になっているわけです。 なお、上の動作からもお分かりのように、出力(X,Y)は定常状態では常に互いに反転しており、(0,0)又は(1,1)となる状態は、このRS-FFの動作では通常ありません。また、ＲとＳを同時に1にすることも禁止されます（出力が不定になるため）。 (2) Ｄフリップフロップ 上のRS-FFよりも、ここで取り上げるDフリップフロップ（以下、D-FF）の方がよく使われています。この後に述べるように、デジタルデータを任意のタイミングでサンプリングできるためです。 内部の詳細な回路構成や動作は、複雑になるので出題されないと思いますが、動作は理解しておいた方が良いでしょう。 | |
 Fig.HD0609_b Ｄフリップフロップ |
図記号は広く用いられているMIL記号の場合、Fig.HD0609_b左のようなシンボルになります。入力は、データD、クロックCK、プリセットnPR（負論理なので、頭にnを付けます）、クリアnCL（nCLRと書くこともある）です。 このうち、nPRに0を入れている間は、DやCKに何が入ってきても、出力(Q,nQ)＝(1,0)に固定されます。また、nCLに0を入れている間は、DやCKに何が入ってきても、出力(Q,nQ)＝(1,0)に固定されます。 セット、リセットの機能ですから、初期化等で使うことはありますが、通常使用する場合は、これらの入力は1に固定しておきます。 また、QとnQには常に反転した出力が現れます。 |
|
Fig.HD0609_b右のタイミングチャートで動作を説明します。 Dに入ってくる信号は、通常クロックとは無関係に変化しています。D-FFはクロックの立上りの瞬間のDのレベルを見て、1ならば(Q,nQ)＝(1,0)を、D＝0ならば(0,1)を出力します。クロックの立上りエッジでないタイミングにDが変動しても、出力は一切変動しません。また、CK端子は名前こそ「クロック」ですが、一定の時間間隔の信号でなくても構いません。Dの値を捕まえたいタイミングで立ち上がる信号を加えてやればいいのです。この機能を「ラッチ（掛け金）する」とも言います。 例えば、8bitのA/Dコンバータで、変換終了後のタイミングでデータを保持しておく必要がある場合、D-FFをビット数分だけ8個並べて、データが確定したタイミングで、全てに立上りエッジの信号をクロックとして入れてやれば、次の立上りが来るまで、データは保持されます。 このような、一時的な「メモリ」のように使うこともでき、複数bitをまとめてこのような使い方をする場合は「レジスタ」と呼ばれることがあります。 (3) JKフリップフロップ | |
|
フリップフロップにはFig.HD0609_cのようなJKフリップフロップ（以下、JK-FF）と呼ばれるものがあります。 正直申し上げて、この回路を特定の目的に使った経験がないので、D-FFのような具体的な用途が思い当たりませんが、順序回路としては、面白い動きをします。 Fig.HD0609_c右の真理値表のような表は、その動作を表しています（英文のデータシートでは、Function Tableと書かれています）。入力はクロック、J、K、プリセットnPR、クリアnCL（nCLRと書くこともある）です。なお、市販されているICでは、プリセット端子nPRがないものも多いです。 |
 Fig.HD0609_c ＪＫフリップフロップ |
|
この回路もD-FFと同じで、プリセットやクリアに0が入っている間は、出力が固定され、入力に依存しなくなります。装置の起動（電源投入）時等を除き、通常は、これらは1のまま使います。 (J,K)＝(1,0)の場合は出力(Q,nQ)＝(1,0)に固定、(J,K)＝(0,1)の場合は出力(Q,nQ)＝(0,1)に固定されます。プリセットやクリアを使わなくても、出力を一定値に設定することができます。 一方、水色の網掛けをした箇所は、(J,K)＝(0,0)を入力すると、クロック入力が立ち上がる度に(Q,nQ)が1クロック前の値を出力するという動作をします。 また、(J,K)＝(1,1)を入力すると、クロック入力が立ち上がる度に(Q,nQ)が(1,0)→(0,1)→(1,0)…という「トグル」動作をします。 それでは、解答に移ります。 問題の回路は、Fig.HD0609_aと同じで、問われているのは同図の遷移１〜３の後、ＸやＹがどうなっているか、ということですので、遷移３の結果(X,Y)＝(0,1)から、正解は２と分かります。 | |
 |
|