□ H19年12月期 B-02  Code:[HC0404] : FETとバイポーラTrの入力インピーダンス、ノイズ、熱暴走等の比較
インデックス
検索サイトから来た方は…
無線工学の基礎 トップ

以下をクリックすると、元のページが行き先に飛び、このウインドウは閉じます

 ■ 無線工学を学ぶ
 (1) 無線工学の基礎 
 年度別出題一覧
  H11年 4月期,8月期,12月期
  H12年 4月期,8月期,12月期
  H13年 4月期,8月期,12月期
  H14年 4月期,8月期,12月期
  H15年 4月期,8月期,12月期
  H16年 4月期,8月期,12月期
  H17年 4月期,8月期,12月期
  H18年 4月期,8月期,12月期
  H19年 4月期,8月期,12月期
  H20年 4月期,8月期,12月期
  H21年 4月期,8月期,12月期
  H22年 4月期,8月期,12月期
  H23年 4月期,8月期,12月期
  H24年 4月期,8月期,12月期
  H25年 4月期,8月期,12月期
  H26年 4月期,8月期,12月期
  H27年 4月期,8月期,12月期
  H28年 4月期,8月期,12月期
  H29年 4月期,8月期,12月期
  H30年 4月期,8月期,12月期
  R01年 4月期,8月期,12月期
  R02年 4月期,9月期,12月期
  R03年 4月期,9月期,12月期
  R04年 4月期,8月期,12月期
 分野別出題一覧
  A 電気物理, B 電気回路
  C 能動素子, D 電子回路
  E 送信機, F 受信機
  G 電源, H アンテナ&給電線
  I 電波伝搬, J 計測

 ■ サイトポリシー
 ■ サイトマップ[1ama]
 ■ リンクと資料

 ■ メールは下記まで



更新履歴
2022年
12/31 12月期問題頁掲載
09/01 08月期問題頁掲載
05/14 04月期問題頁掲載
H1912B02 Counter
無線工学 > 1アマ > H19年12月期 > B-02
B-02 次の記述は、バイポーラトランジスタと比べたときの接合形電界効果トランジスタ(FET)の一般的な特徴について述べたものである。[ ]内に入れるべき字句を下の番号から選べ。ただし、バイポーラトランジスタはエミッタ接地で用い、FETはソース接地で用いるものとする。
(1) ゲート電圧でドレイン[ア]を制御する[イ]制御形の素子である。
(2) 入力インピーダンスは[ウ]、また、雑音が少なく、熱暴走は起き[エ]。
(3) ゲート電圧は[オ]に加えられる。
 高く  電圧  にくい  順方向  温度
 低く  電流  やすい  逆方向 10 整流

 電界効果トランジスタ(以下、単にFETと記します)の構造や動作を問う問題は、非常によく出題されています。それだけ電子機器にはよく使われている(これを使っていない機器はまずないでしょう)ということですので、少し詳しく見て行きます。

[1]FETはバイポーラトランジスタとどう違う?

 バイポーラトランジスタは、ベースに流れる電流の一定倍の電流がコレクタに流れる、という現象を利用して、電流で電流を制御する素子、でした。
 一方、FETでは、ゲートという制御電極にかける電圧で、ドレインとソースという電極間にできた「チャネル」という電流の流れ道の幅を電気的に変化させて、電流を制御する構造になっています。つまり、電圧で電流を制御する素子です。
 別の観点では、トランジスタではベース−エミッタ間に順電流を流しますので、ここで電子と正孔(ホール)の再結合が生じますが、FETではそれがありません。電流の担い手が、電子(NチャネルFETの場合)または正孔(PチャネルFETの場合)のどちらかです。このため、バイポーラトランジスタに対してFETは「ユニポーラ素子」と言うことがあります。「バイ」は2つの、という意味で、電子と正孔を言っており、「ユニ」は一つの、という意味で、電子のみ、または正孔のみを意味します。

[2]FETにはどんな種類がある?

 まず、構造に入る前に、バイポーラトランジスタにNPNやPNPといった種類があるように、FETにも種類があるので、確認しておきます。

(1) 構造による分類

 後で出てきますが、FETはその構造により「接合形」と「MOS形」に分けられます。接合形は制御電極(ゲート)と、チャネルが、それぞれP形・N形の半導体でできており、それらが直接接合された構造のものです。
 一方、MOS形は、ゲートとチャネルの間に酸化物膜を挟んだ構造のものです。

(2) 特性による分類

Fig.HC0404_a FETの種類と回路図記号
Fig.HC0404_a
FETの種類と回路図記号
 ゲートにかかる電圧が0 [V]でもチャネルに電流が流せるFETを、デプレッション形、一定方向の電圧をかけないと電流が流せないものをエンハンスメント形、といいます(これについては後で詳しく見ます)。

(3) チャネルを構成する半導体による分類

 チャネルを流れる電流の担い手が、電子であるものをNチャネルFET、正孔(ホール)であるFETをPチャネルFETといいます。
 改めて、電極の名前と働きの対応はいいでしょうか? ドレインとソースはそれぞれチャネルの入り口と出口です。ゲートは、チャネルに流れる電流を制御する端子です。
 Fig.HC0404_aには、バイポーラにはデプレッション形とエンハンスメント形の区別がないことになっていますが、ある本ではあるそうです。個人的にはエンハンスメント形があるのを見たことがない(普通、接合形ではゲートとチャネル間の電圧がゼロでも電流は流れる)ので、ここではあえて書いていません。

[3]FETは「電圧で電流を制御」する素子

 モノの本にはよくこう書いてある(上にも知ったような顔をして書きました)のですが、イマイチイメージがピンと来ない方、おられるかもしれません。正確な記述は半導体物理の本に出ていますが、ここではイメージを掴むために、正確さは置いておいて、大雑把に書いてみます。
 ここでは電流の運び手が電子(多数キャリア)であるNチャネル形のFETを見てみましょう(Pチャネル形も電流・電圧の向きが逆で、多数キャリアがホールなだけで、原理は全く同じです)。
 まず、接合形FETはFig.HC0404_b左のような構造になっています。N形のチャネルに、P形のゲートがPN接合しており、チャネルとゲート間には逆バイアスがかかるようにして使用します。電流はチャネルを流れます。
 逆バイアスがかかっていますから、ゲートに電流は流れません(正確には漏れ電流程度の微小電流が流れます)。
Fig.HC0404_b FETの構造
Fig.HC0404_b
FETの構造
 また、接合部(MOS形では酸化物層の下)に空乏層ができていて、これが電流を制限します。逆バイアスをどんどん大きくして行くと、しまいには上下の空乏層がくっついてしまいます。この状態を「ピンチオフ」といいます。しかし不思議なことに、これで電流が全く流れなくなってしまうわけではなく、空乏層の中をある程度の電流が流れます。
 その空乏層は、ソースとドレインでは、ドレインの方が高電圧、ゲートとチャネルではゲートの方が低電圧(逆バイアス)ですから、空乏層の厚さは場所によって異なり、ゲートの下でドレインに近い側が厚く、ソースに近い側が薄くなります。
 一方、MOS FETの方は似ていますが少し構造が違います。最も違いが大きいのは、ゲートの電極の下に酸化物層(通常はSiO2)があることです。接合形FETではゲートに漏れ電流程度の電流が流れますが、MOS形では、この絶縁層のためにPN接合の漏れ電流すらも流れません。入力インピーダンスが極めて高い特徴があります。
 電流が流れるチャネルは、ちょっと変わっていて、ゲートの直下にできる「反転層」というものが電流の通り道になります。ゲートに逆バイアスをかけると、チャネルを構成しているP形半導体の少数キャリアである電子がゲートの下に寄ってきて、ホールよりも電子の多い、逆転層を作り出します。ここが電流の通路(チャネル)になります。この逆転層の厚さがゲート電圧によって変化するため、電圧で電流が制御できる、というわけです。

[4]電圧に伴ってMOS FETの動作はどう変化するか

 次に、Fig.HC0404_cのようにMOS FETをソース接地(コモン)で接続し、ゲート電圧とドレイン電圧をいろいろ変化させて、その動作を見てみましょう。
Fig.HC0404_c MOS FETの線形領域での動作
Fig.HC0404_c
MOS FETの線形領域での動作

(1) ゲート電圧が低い時

 ドレイン−ソース間電圧VDSがゲート電圧に比べて十分低い時は、基板であるP形の中に空乏層はできますが、その厚さは薄く、またチャネルはD-S間を途切れることなく繋いでいます。
 チャネルの厚さは、ゲート電圧が上がれば上がるほど厚くなりますので、流れる電流も多くなります。逆に、ゲート電圧がある一定値だとすると、チャネルがD-S間を繋いでいる限りは、そこを流れる電流はVDSに比例します。
 つまり、FETがゲート電圧をパラメータにVDSに比例した電流が流れる抵抗のように振舞うので、ここを「線形領域」と呼びます。ちなみに、(バイポーラ)トランジスタでいう、線形領域とは概念が全く異なりますので、注意して下さい。

(2) ピンチオフが生じている状態

Fig.HC0404_d MOS FETのピンチオフ状態
Fig.HC0404_d
MOS FETのピンチオフ状態
 引き続き、ゲート電圧を一定に保ちながらVDSを上げてゆくと、空乏層が厚くなり、ドレインの手前でチャネルが切れかかります。この状態を「ピンチオフ」といいます。
 この、線形領域から(後に書く)飽和領域に遷移する電圧をピンチオフ電圧といい、ちょうどチャネルがドレインの手前で、薄くなって切れ掛かっている状態を示しています。ここから、今までVDSに対しては、抵抗のように振舞っていたFETが、様相を変え始めます。
 ピンチオフが起こる電圧は一定ではなく、Fig.HC0404_dの右にあるように、ゲート電圧とVDSの両方の値に依存します。

(3) ドレイン−ソース間電圧が十分大きい時

Fig.HC0404_e MOS FETの飽和領域での動作
Fig.HC0404_e
MOS FETの飽和領域での動作
 VDSがさらに大きくなると、空乏層が厚くなるとともに、チャネルが途中で切れてしまいます。チャネルが切れてしまうこと=電流が流れなくなること、ではなくて、先に述べたように、電子は空乏層の中を、ドレインにかかっている正電圧に引かれて移動します。但し、その量は(線形領域での振舞いと異なり)DSを上昇させてもあまり増えません
 この領域のことを、「飽和領域」といい、通常FETで増幅器を組む時はこの領域の動作を利用します。
 この領域では、Fig.HC0404_eの右のグラフのように、ドレイン電流はVDSに対してはあまり変化しませんが、ゲート電圧に対しては大きく変化します。つまり、ここでも、ゲート電圧でドレイン電流を制御していることになるわけです。
 ここでまた注意点ですが、ここでの「飽和」という言葉は、バイポーラトランジスタの飽和と異なります。

[5]エンハンスメント形とデプレッション形

 上にも少し書きましたが、FETにはエンハンスメント形とデプレッション形があります。これらの違いは、ゲートに電圧がかかっていない(コモンに落ちている)時でもチャンネルが存在するかどうか、ということです。
 Fig.HC0404_fのように、ドレイン電流が流れ始めるゲート電圧が負でも、つまり逆バイアスをかけて使うべきゲートに、順バイアスをかけてもゲート電流が流れるものをデプレッション形逆バイアスもある電圧Vthに達しないと流れないものエンハンスメント形、といいます。
 FETをスイッチの代わりに使おうという場合は、ゲート電圧をかけていないのに電流が流れてしまっては都合が悪い(電流を切るのに負電源が必要)ですから、エンハンスメント形を使います。
 原理からして、接合形FETでは、ゲートに電圧をかけなくてもチャネルが存在していますから、デプレッション形で、MOS形ではプロセスの工夫で両方作れます。
Fig.HC0404_f FETの2種類の特性
Fig.HC0404_f
FETの2種類の特性
 モータやインバータなど、MOS FETを電力制御に使う用途が近年非常に増えています。これらの回路では、普通、ゲートに電圧をかけて初めて電流が流れるエンハンスメント形を使用します。

[6]ノイズと熱暴走

(1) 熱暴走についての比較

 バイポーラトランジスタでは、ベースエミッタ電圧(Vbe)が約-2 [mV/度]の温度係数を持っています。これは、温度が1度上がると、ベースエミッタ間の電圧が2 [mV]小さくなるということです。固定バイアスをかけていると、バイアス電流が増加する方向に動作します。
 すると、コレクタ電流が増加してトランジスタの発熱量が増加し、さらにバイアス電流が増加して…というようにして温度がどんどん上昇し、ついに破壊に至ります。これが「熱暴走」です。
Fig.HC0404_g FETの熱特性とノイズ特性
Fig.HC0404_g
FETの熱特性とノイズ特性
 FETではこれが起こりにくいとされています。現在では、熱暴走が問題となるようなFETでジャンクションのものはほとんどありませんので、MOS FETで考えます。
 MOS FETでは、Fig.HC0404_g左のように、VDSを一定にして、同じVGSで比較すると、温度が上昇するとドレイン電流が減少します。つまり、ドレイン電流が増えて発熱量が増加しても、それを打ち消すように電流を制限し始めるので、熱暴走が起こらないのです。
 ただし、「絶対に」起こらないか、というとそうでもなく、デバイスによっては温度係数が微妙に正の領域もあるので、注意が必要です。

(2) ノイズについての比較

 FETはノイズが少ない、と言われていますが、なぜでしょうか?
 資料が少なくて、確実なことは言えませんが、定性的には以下のような理由とされています。
 バイポーラトランジスタでは、ベース−エミッタ間とベース−コレクタ間に2つのPNジャンクションが存在します。一方、FETは電流経路にPNジャンクションは存在しません(Fig.HC0404_g右)。PN接合に順バイアスがかかっている時、電流が流れますが、PN接合面では電子と正孔(ホール)の再結合が起こっています。
 電子と正孔は互いに粒子(不連続なもの)として振舞うので、再結合する電子−正孔対は時間的に数が揺らぎます。これが「ショットノイズ」と呼ばれるもので、電流経路にPN接合がないFETでは、原理的にショットノイズがありません
 また、トランジスタにはベース抵抗なる見かけ上の「抵抗」が存在するので、これもノイズ源になります。このようなノイズ源がFETにはないため、トランジスタよりノイズが少ない、と言われているのです。

それでは、解答に移ります。
 …FETはゲート電圧でドレイン7電流を制御する素子です
 …FETはゲート電圧でドレイン電流を制御する2電圧制御形素子です
 …GとDS間は逆バイアスで、入力インピーダンスは1高くなります
 …ドレイン電流の温度係数が負なので熱暴走は起き3にくいです
 …ゲート電圧はドレイン−ソースに対して9逆方向に加えます
となります。